AMD Thunderbird Mikroişlemci

Thunderbird, bir yeniden yapılanmanın ürünüdür. Intel gibi dev bir firmanın sahip olduğu bir pazarda AMD, ucuz ve düşük performanslı işlemcilerden, hesaplı ve yüksek performanslı işlemciler üretebilen bir firma haline geldi. Kendisini  yeniden yapılandırdı. Bu yeniden yapılanma sürecinde  AMD mühendisleri başarılı Athlon mimarisi için senelerdir çalışmaktadır. Sonuçta bugünün popüler işlemci üreten firması gerçektende adını hak etmeye başladı. AMD’yi (Advanced Micro Devices) gelişmiş mikroişlemci üreten bir firma olarak bahsede biliriz.Thunderbird, esasında üzerinde bazı ufak değişiklikler yapılmış bir Athlon mimarisinin bir ürünüdür. Yani eski SlotA Athlon’lar ile Thunderbird’ler arasında büyük bir fark yoktur.

Şekil 1.1: AMD Thunderbird Mikroişlemcinin görünümü

AMD’nin Athlon için özellikle slot-1 tipi soketlerle uyumlu bir dizayn kullanmasının tek sebebi bu işlemcilerin kullanılacağı anakartların üretim maliyetlerini düşürmektir. AMD’nin kullandığı slot-A slot-1’in ters çevrilmiş halidir ama bütün benzerlik buraya kadardır. Slotlarda elektriksel olarak ta uyum yoktur. Dolayısı ile Athlon işlemci kullanmaya karar veren kullanıcılar bu işlemciler için yeni bir anakart almaları gerekmektedir. Athlon işlemcileri ile uyumlu anakartlar, AMD’nin kendi ürettiği 750 çipsetini veya Via’nın KX çipsetini kullanmaktadırlar.

1. AMD THUNDERBIRD MİKROİŞLEMCİ MİKRO MİMARİSİ

Yeni AMD Athlon işlemci mikro mimari yaklaşımı, karmaşık x86 komutları yerine daha basit işletimleri (OP) işleyerek x86 komut setini geliştirmektedir. Bu OPler özellikle, düzenlenmiş komut alanları ve geniş bir kayıt seti, sabit uzunluktaki kodlamanın yüksek performanslı temellerini gözlemlerken x86 komutları için doğrudan desteği kapsaması için tasarlanmıştır. 1 ila 15 bayt uzunluklara sahip karmaşık x86 komutlarını yerine getirmek yerine AMD Athlon işlemci, x86 programlarında bulunan komut kodlama etkilerini sağlarken daha basit sabit uzunluklu OPleri gerçekleştirmektedir. AMD Athlon işlemcide kullanılan geliştirilmiş mikromimari daha yüksek işlemci çekirdeği performansını mümkün kılmakta olup daha ileri tasarımlar için öne doğru genişletilebilirliği teşvik etmektedir.

Şekil 1.2: AMD Thunderbird Mikroişlemci Mikro-mimarisi

1.1. Superscalar İşlemci

AMD Athlon işlemci, bir agresif, kullanım dışı, üç yollu superscalar x86 işlemcidir. Bir merkezi komut kontrol birimi (ICU) ve iki bağımsız komut planlayıcı ile – bir digit planlayıcı ve bir kayar-nokta planlayıcı–döngü başına üç x86 komutuna kadar taşıyabilir, şifresini çözebilir ve yayınlayabilir. Bu iki planlayıcı üç genel amaçlı digit gerçekleştirme birimi, üç adres oluşturma birimi (AGU) ve üç kayar-nokta / 3D Now! / MMX gerçekleştirme biriminden oluşan dokuz OP’e kadar eşzamanlı olarak yayınlayabilir. AMD Athlon, Sayfa 201’deki Şekil 1’de gösterildiği şekilde, digit programlayıcı ve IEUlardan oluşan digit gerçekleştirme pipeline doğru digit komutlarını hareket ettirmektedir. Kayar-nokta komutları, kayar-nokta programlayıcı ve x87 / 3D Now! / MMX gerçekleştirme noktalarından oluşan kayar-nokta gerçekleştirme pipeline tarafından muamele edilmektedir.

1.2. Sistem veri yolları

AMD’nin tüm işlemcileri EV6 sistem veriyolunu kullanıyorlar. EV6, 64 bit genişliğinde, 100Mhz’te çalışan, DDR bir veriyolu. DDR olması sayesinde efektif olarak 200Mhz’te çalışıyor. Bu da saniyede maksimum 1,6GB verinin sistem veriyolundan transfer edilebilmesi demek.

Şekil 1.3: İşlemcilerin Veriyolu Çalışma Frekansları ve Bant Genişlileri

AMD işlemcilerinin kullandığı gelişmiş EV6 veriyolunu kullanmasından dolayı yukarıdaki grafikten de görüldüğü üzere en hızlı veriyolunu kullanan 133Mhz FSB’lik Pentium 3’ler bile, Thunderbird’lere göre oldukça daha düşük bir sistem veriyolu bant genişliğine sahiptirler. Bu husus özellikle bol veri transferi gerektiren uygulamalarda önemli bir avantajdır. Yalnız Ev6 veriyolunun avantajı özellikle DDR-SDRAM destekli anakartlarda fark edilebilir.

Thunderbird, AMD’nin geliştirdiği 3Dnow! Teknolojsine sahiptir. Böylece kendisi için optimize edilmiş olan uygulamalarda büyük bir performans artışı sunabilecektir. Ancak  3Dnow! Desteğini kullanan bir uygulamaya  henüz yok. Dolayısı ile bu teknolojinin pratik hayatta bir fayda sunabilmesi için, yazılım geliştiricilerinden destek görmesi şarttır. İşlemci ayrıca MMX komut setlerini de destekliyor. Rakip Pentium 3’ler ise hem MMX hemde SSE komut setini desteklemektedir. AMD’nin 3Dnow! teknolojisinin rakibi olan SSE komut setinin desteği daha yaygındır fakat yine de her iki komut setini destekleyen yazılımların sayısı çok azdır.

AMD Athlon sistem veriyolu aşağıdaki özelliklere sahiptir:

  • Yüksek performanslı noktadan noktaya sistem veriyolu topolojisi

  • Yüksek hızlı transferler için kaynak senkronize saat tutulması

  • HSTL gibi düşük gerilimli sarkaç alıcı mantık sinyal seviyeleri

  • Üç 200 MHz bağımsız yüksek hızlı kanal:

    • 13 pimli işlemci talebi kanalı

    • 13 pimli sistem probe kanalı

    • 72 pint veri transfer kanalı (8 – bit ECC)

  • 200 MHz’de saniyede 1.6 Gigabayt zirve veri transfer oranları

  • Büyük 64 – bayt (kaşe hattı) veri patlama transferleri

  • Veri Tamponları:

    • Hafızaya yazma FIFO (MWF)

    • Hafızadan okuma FIFO (MRF)

    • PCI/APCI (AGP-PCI) yazma tamponu

    • PCI/APCI okuma tamponu

  • İşlem Kuyrukları:

    • Komut sırası (CQ)

    • Hafızaya yazma sırası (MWQ)

    • Hafızadan okuma sırası (MRQ)

    • Probe (snoop) sırası (PQ)

Hem Pentium serisi işlemcilerin hem de Athlon’un aynı 242 pinlik slot’u kullanırlar fakat bu benzerlik sadece görünümdedir. Athlon’u bugünkü bx çipsetli anakartlarda kullanılmamasının sebebi, iki işlemcinin farklı sistem veriyolu kullanmasıdır.

Celeron, P2 ve P3 ler GTL+ olarak bilinen sistem veriyolunu kullanır. Celeronlar, bu veriyolunu 66Mhz’te; P2 ve P3’lerde ise 100 veya 133 Mhz’te çalışmaktadır. Daha yüksek hızda çalışan veriyollarının farkı, aynı anda daha fazla veri taşıyabilmesindedir.Günlük uygulamalarda, ofis programlarında, internette sörf esnasında ve bugünkü oyunlarda bile 66Mhz’in taşıyabildiği veri miktarı yeterlidir. Geoforce  gibi GPU işlemciye sahip ekran kartları ile uyumlu oyunlar çıkınca 100 Mhz’lik sistem veri yolu hızı bile yetersiz kalacaktır. Dolayısı ile sistem veriyolu hızı bugüne kadar çok önemli gibi görünmese de yakın gelecekte sistem performanslarında dar boğaz oluşturabilecek önemli bir husus olacaktır. Çünkü büyük miktarlarda veri alınması esnasında kapasitesi yetersiz kalabilecektir. AMD Athlon işlemcilerinin kullanılacağı anakartlardaki sistem veriyolu için farklı bir politika izledi. Direkt olarak GTL+ gibi belli dezavantajları olan bir sistem veriyolunu kullanmak yerine Dijital firmasının üstün EV6 sistem veriyolunu tercih etti.

Normalde EV6 sistem veriyolu da 100 Mhz’te çalışır. Temel fark, bu veriyolunun her bir saat çevriminde iki defa kullanılması ile taşınabilen veri miktarının iki misline çıkarılmasıdır. Lx ve Bx çipsetleri ile donatılmış anakartlardaki AGP veriyolu da aynı şekilde işlemektedir. EV6’da aynen GTL+ gibi 64 bitlik bir veriyolu fakat her çevrimde 128bit(16 bayt) taşıyabilmektedir. Örneğin 100 Mhz sistem veriyolu hızında çalışan GTL+ sistem veriyolu saniyede 800Mb veri taşıyabilirken aynı hızda çalışan EV6 veriyolu 1.6GB veri taşıyabilir. Örnekte,  taşınması gereken veri miktarı dahi EV6 sistem veriyolunun en yavaş versiyonunun taşıyabileceği maksimum veri miktarına göre çok küçük kalmaktadır. Dolayısı ile AMD bu hususta da Intel’in önüne geçmeyi başarmıştır. İ820 çipsetinde de durum çok farklı değildir. Camino maksimum 133 Mhz’te çalışmak için üretilmiştir ve en fazla 1.06 GB/s’lik bir veri transferi yapabilir. Bu değer bile EV6 sistem veriyolunun 1.6 GB/s’lik değerine yaklaşmaktan çok uzaktır. EV6 sistem veriyolu 100 ila 200 Mhz arasında çalışmak üzere üretilmiştir. Eğer bu veriyolu 200 Mhz’te çalışırsa 3.2 GB/s’lik büyük bir veri transfer edebilme değerine ulaşılabilir. Bu da çok yüksek bir veri taşıyabilme kapasitesidir.

1.3. Örnek bir hesaplama ile yakın zamandaki bant genişliği ihtiyacı

Yakın zamanda sistemlerdeki en önemli sorun veri taşınması olacaktır. Bunu  AMD firması yapmış olduğu bir hesapla inceleyecek olursak;

Şekil 1.4: Sistem Veriyolunun Hesaplaması

Eğer 100 Mhz FSB kullanan bir işlemci kullanırsa sistem veriyolunda, veri taşıyabilme kapasitesi 800 MB/s’dir. AGP 2*, 100 Mhz’lik ana hafıza ve PCI veriyolu, gördüğünüz üzere maksimum 1,46 GB/s’lik bir veri transferi oluturabilir. Bu durumda Bx çipsetinin 800 MB’lık kapasitesi çok düşüktür. AMD’ye göre gelecekteki sistemler için bant genişliği ihtiyacı 3.2 GB/s’lik yüksek bir değer olduğunu beyan etmiştir. Dolayısı ile Intel’in GTL+ veriyolu, isterse 200 Mhz’te çalışsın gene de oldukça yetersizdir. Yeni i820 çipseti 133 Mhz’te çalışabilmektedir fakat ancak 1,03 Gb/s’lik bir maksimum bant genişliği kapasitesine sahiptir. Intel yakın bir zamanda daha gelişmiş bir veriyolu kullanmak zorunda kalacaktır. AMD’nin kullandığı EV6 veriyolu ise 200 Mhz’te gelecekteki 3.2 Gb/s’lik ihtiyacı bile karşılayabilir.

Bunlar maksimum bant genişliği ihtiyaçlarıdır. Normal kullanımda bunların 10’da birine bile ihtiyaç olmaz. Buradaki kadar veriye ihtiyaç duyan uygulamalar ancak 1-2 sene zarfında çıkabilecek, çok poligonlu ve detaylı 3D uygulamalar olacaktır.

Intel’in kullandığı GTL+ sistem veriyolunun en büyük sorunu çok işlemcili sistemlerde ortaya çıkmaktadır. Bunun sebebi GTL+’ın kaynakların paylaşıldığı bir sistem veriyolu olmasıdır. Yani 2 işlemcili bir sistemde 100 Mhz’te çalışan bir GTL+ veriyolu işlemci başına sadece 400 Mb’lık veri transferi sağlayabilir. Normal uygulamalarda tek işlemci için yeterli olan 800 Mb/s veri transferi değeri iki ve hatta 4 işlemcili server’larda yetersiz kalacaktır. EV6’nın üstünlüğü bu noktada devreye girer ve sistem üzerindeki her işlemci point to point protocol (noktadan noktaya protokolü) sayesinde eğer ki 100 Mhz’lik EV6 veriyolu kullanılıyorsa kendi 1.6GB/s’lik bağımsız veriyoluna sahip olur. Sonuç olarak EV6 GTL+ göre önemli derecede gelişmiş ve esnek bir veriyoludur. AMD bu noktada geleceğe yönelik bir veriyolunu athlon kullanıcılarının emrine sunmuştur. Bu veriyolu sayesinde ileriki yıllarda AMD Athlon temelli işlemciler kullanan sistemlerin hep yeterli veri iletimi kapasitesine sahip olacaklardır.

1.4. Sistem

Şekil 1.5: AMD Thunderbird Mikroişlemci Sistem veriyolu

AMD – 751 sistem kontrolörü, I/O işlemlerini, tek erişimli hafıza işlemlerini ve blok erişim hafıza işlemlerini gerçekleştirme yeteneğine sahiptir. AMD Athlon sistem veriyolu ayrı bir işlem veriyolu’dır. Ayrı bir işlem veriyolu, AMD – 751 sistem kontrolörünün görevleri çizelgelendirmesine izin vererek ve bu sayede kaynak gecikmeleri esnasında veriyolu serbest bırakan sistem süresini optimize etmektedir.

Sistem kontrolörü, konfigürasyon kayıtlarında tanımlandığı şekilde hafıza taleplerine ve konfigürasyon kayıt boşluğu dahilinde sadece I/O döngülerine yanıt vermektedir.

Sistem veriyolu üstündeki tüm zamanlama sistem saatinden türetilmiştir (SYSCLK).

1.5. İşlemci Ara Yüzü

AMD Athlon sistem veriyolu, saniye başına 1.6 Gigabayt transfer oranlı AMD Athlon işlemciyi destekleme yeteneğine sahip 72-bitlik, 200-MHz, noktadan noktaya, çiftleştirilmemiş, kaynak senkronize saatli veri transfer kanalı dahil, üç bağımsız yüksek hızlı kanaldan oluşmaktadır. Daha yüksek hızlardaki veri transferlerini elde etmek için, AMD Athlon sistem veriyolu açık drenajlı, HSTL benzeri bir sinyal seviyesi kullanmaktadır. PC kartı çoğalımı için kaynak senkronize saat ölçüm tazminleri daha yüksek hız transferlerini mümkün kılmayı geciktirmektedir.

AMD – 751 işlemci ara yüzü, işlemci komutlarına yanıt verir, probeları yayınlar ve işlemciye veya işlemciden dışarıya tüm veri hareketini kontrol eder.

1.6. Hafıza Kontrolörü

AMD 751 sistem kontrolörü, bir AMD Athlon işlemcisi için DRAM ara yüzü sağlayan ve 100 MHz’de PC-100 Rev. 1.0 SDRAM DIMM destekleyebilen bir hafıza talep düzenleyicili yüksek performanslı bir DRAm kontrolörü ile birlikte çalışmaktadır. Hafıza talep düzenleyicisi bir veri bir veri enine bağlantısı (crossbar) olarak hizmet etmekte olup, talep bağlantılarını belirlemekte ve hafıza taleplerinin çizelgesinin oluşturulmasını optimize etmektedir. Büyük çip üstü FIFOlar, talepleri çiftlerinden ayrıştırmak ve mutabakatı sağlamak için kullanılmıştır. Bu özellikler, optimum veriyolu ve hafıza bant genişliklerinin kullanımını tesis etmek için ayrı işlemli işlemci veriyolu ile birleşiktir. Hafıza kontrolörü, 768 Mbayt’lık bir toplama kadar, değişik kombinasyonlarda 100 MHz’de SDRAM’in üç slotuna kadar yönlendirebilir.

AMD – 751 sistem kontrolörü, aşağıdaki mutabakatları desteklemektedir:

  • PCI’dan ana hafızaya ile işlemciden ana hafızaya

  • AGP’den ana hafızaya ile işlemciden ana hafızaya

  • PCI’dan ana hafızaya veya AGP’den ana hafızaya ile İşlemciden PCI’a

PC – 100 Rev. 1.0 SDRAM DIMM, 100 MHz’de DRAM ile iç kontrolör veri tamponları arasında verilerin hızlı patlamasına izin vermektedir. DRAM kontrolörü, hafızaya 72 – bitlik bir veri güzergahını desteklemekte olup, veri bütünlüğü için double-bit hataları belirleyebilen ve single – bit hataları düzeltebilen hata düzeltme kodunu (ECC) desteklemek için konfigüre edilebilir. BIOS, kurulan hafızanın tipi ile program konfigürasyon kayıtlarını birbirine bağlı olarak belirlemelidir.

AMD – 751, aşağıda gösterilen SDRAM tiplerini desteklemektedir. 16 – Mbit teknolojisinde x32 DRAM konfigürasyonlarını desteklememektedir. AMD – 751 mantıksal olarak x4 konfigürasyonunu desteklemesine rağmen tamponlanmamış DIMMler ile tavsiye edilmemektedir.

1.7. Desteklenen SDRAM Organizasyonları

SDRAM Organizasyonu Bankalar Yönlendirme
16M x 4 2 10 x 11
16M x 8 2 9 x 11
16M x 16 2 8 x 11
16M x 32 Desteklenmemektedir
64M x 4 4 10 x 12
64M x 4 2 10 x 13
64M x 8 4 9 x 12
64M x 8 2 9 x 13
64M x 16 4 8 x 12
64M x 16 2 8 x 13
64M x 32 4 7 x 12
64M x 32 2 7 x 13
128M x 4 4 11 x 12
128M x 8 4 10 x 12
128M x 16 4 9 x 12
128M x 32 4 8 x 12

1.8. PCI Kontrolörü

AMD – 751 sistem kontrolörü PCI Yerel Veriyolu Şartnamesi, Rev. 2.2 ile uyumludur. Hem 3.3 V hem de 5 V’da çalışabilir ve 64 bitten 32 bite veri dönüşümünü sunabilmektedir. AMD 751 altı dış PCI yöneticisine kadar desteklemektedir.

AMD 751 iç mutabakatın çok yüksek bir derecesini geliştirmektedir. Yinede, tüm PCI’dan hafızaya işlemler, tanım olarak, tutarlı olup bu yüzden tüm işlemciler ile bağlantılı olmalıdır.

300 baytın üzerinde bir depolama içeren beş ayrı PCI FIFO mutabakatı tesis etmek için kullanılmıştır. Ek olarak, bir PCI yöneticisi için hafıza okumalarını gerçekleştirirken, AMD – 751 sekiz quadwordü önceden yakalamaktadır (bir AMD Athlon işlemci kaşe hattı).

İleri PCI veriyolu komutları, hafıza okuma hattı (MRL), hafıza okuma çoklu (MRM) ve hafıza yazma ve geçersiz kılma (MWI) gibi, veri süresini azamiye getirmektedir. AMD – 751 sistem kontrolörü, PCI başlatıcı okuma gecikmesi ve DRAM faydalanmasını asgariye indirmek için bir dizi teknik kullanmaktadır. Bu özelliklerin kombinasyonu PCI başlatıcısının tüm     133 Mbayt’lık bir patlama transfer oranını elde etmesine izin vermektedir. Ek olarak AMD – 751 bir PCI yönlendiricisi içermektedir.

1.9. Hızlandırılmış Grafik Portu (AGP)

Hızlandırılmış grafik portu (AGP) bir bilgisayar sistemi için alternatif bir ara yüzey veriyolu’dır. AGP, grafik kontrolörü ile hafıza kontrolörü arasında noktadan noktaya bir link sağlamaktadır. Hafızaya bu ek güzergah PCI veriyolu’tan 3D grafik trafik çıkarmakta olup, grafik adaptöründe gerekli görülen hafıza miktarını düşürüp grafik hafızasının bir kısmı gibi işlev görmesine izin vererek ana hafızaya özel bir erişim güzergahı sağlamaktadır. Tipik olarak, AGP adaptörü için tahsis edilmiş olan ana hafızanın bir kısmı, 3D görüntülerinin gerçekleştirilmesini geliştirmek için “dokuların” tutulmasında kullanılabilir.

AGP veriyolu, gerçekte ek yan bant sinyalleri ve komutlarını içeren standart PCI yerel veriyolu’ın bir genişlemesidir. PCI’a üç birincil gelişim pipelinelı hafıza talepleri, ayrı adresler ve veri veriyolularını ve verilerin AGP saatinin her iki köşesinde transfer edildiği double – pumped (2 x) AC zamanlama modunu içermektedir. Double pumping, 533 Mbayt/saniyeye kadar etkin bir veri transfer oranı yaratan 133 MHz kadar yüksek etkin transfer oranlarını mümkün kılmaktadır.

AGP veriyolu, PCI ile AGP transferlerini desteklemektedir. Genelde, A_FRAME# sinyali PCI transferlerini belirtmek için kullanılırken, yeni bir sinyal, PIPE# AGP transferlerini belirtmek için kullanılmaktadır. Bu belgede herhangi bir karşıklıktan kaçınmak amacıyla, sistem genişliğinde PCI veriyolu birincil PCI veriyolu olarak adlandırılmış olup AGP üstündeki Pcı gelişimi ya ikincil PCI veriyolu veya A-Pcı olarak adlandırılmıştır.

AMD – 751, hem 66 MHz hem de 133 MHz’de çalışan bir 32 – bit genişliğinde veri güzergahı sağlayan bir AGP 1.0 uyumlu ara yüzdür. AMD 751 16 mevcut AGP işlemini sıraya sokabilir.

MD – 751 sistem kontrolörü, AGP veriyolu üstünde bir PCI hedefi olarak işlev göstermektedir. AGP veriyolu AGP modunda çalıştığında, grafik kontrolörü AGP başlatıcısı olup hafıza kontrolörünü içeren AMD – 751, AGP hedefi gibi işlev görmektedir.

AMD – 751, tam özellikli grafik – adres yeniden haritalandırma tablosunu geliştirmektedir (GART). Tablo 2’de gösterildiği şekilde, bu GART gelişimi, dört tamamıyla işbirlikçi giriş içeren tablo yürüşlü mantıkta olağan bir dizin ve her bir ara yüzde münferit tablo kaşeleri ile dağıtılmaktadır.

1.10. GART Tablo – Önbellek Boyutları

Arayüz GART Tablo-Kaşe Boyutu/Organizasyon
AGP 16 giriş, tamamıyla işbirlikçi
PCI ve A-PCI 4 giriş, tamamıyla işbirlikçi
İşlemci 8 giriş, tamamıyla işbirlikçi

1.11. Sinyal tiplerinin ham gruplandırması

Ara Yüzey Grup Gerilimler
İşlemci OD Açık drenaj, 1.6 V2a kadar çıkarılmış
SDRAM LVTTL 3.3 V
PCI PCI 3.3 V, 5 V tolerans
AGP AGP 3.3 V

1.12. Saat Ölçümü

AMD – 751 sistem kontrolörü 100 MHz sistem saatini ve bir 33 – MHz PCI saatini kabul etmektedir. AMD – 751, bir sıfır gecikme tamponu vasıtasıyla 100 – MHz SDRAM’i oluşturup kullanmaktadır. 66 MHz AGP saati, şekil 3’de gösterildiği şekilde sistem saat jeneratörü tarafından sağlanmıştır. Bir silikon ve ana kart test edilebilirliği için (NAND ağacı) JTAG olmayan, kısmi tarama şeması kullanmaktadır.

2.  AMD THUNDERBIRD MİKROİŞLEMCİ ÖN BELLEKLERİ

AMD’ nin, işlemcilerinde kullandığı önbellek mantığı; L1 ve L2 ön bellekler olarak aşağıdaki konularda açıklanmıştır.

2.1. L1 ve L2 Önbellekler

AMD yeni işlemcisinde tam 128 Kb’lık bir L1 önbellek kullanılıyorken P3’lerin L1 önbelleği ise sadece 32 Kb boyutundadır. Athlon’un 4 misli büyük L1 önbelleği çok daha fazla program komutu ve verisini hafızasında tutabileceğinden dolayı çok önemli bir avantaja sahiptir. İşlemci işleyeceği verileri L1 önbelleğinde bulamazsa L2 önbelleği arar orada da bulamazsa bu verileri ana hafıza modüllerinden almak zorundadır (L3 önbellek kullanılmıyor ise, K6 işlemcilerinin kullanıldığı ana kartlar üzerinde vardı). Eğer ki işlemcinin çalışması esnasında ihtiyacı olabileceği program komutları veya verileri önbellek bellekler üzerinde bulunamazsa, bunların ana hafıza modüllerinden alınması çok büyük performans kayıplarına sebep olur. Bunun sebebi, verilerin ana hafızdan alınması için geçen süre L1 önbelleğinden alınması için geçen süreye oranla çok daha büyüktür. Athlon’un bu büyük L1 önbelleğinin avantajlarını hem ofis uygulamalarında hem de 3D oyunlarda görmek mümkündür. K6 serisi işlemcilerin 64Kb boyutunda bir L1 önbellek taşımaktadırlar. Bu yüzden K6’lar özellikle önbellek belleklere çok yüklenen ofis uygulamalarında çok iyi bir performansa sahiptiler. Intel, L1 önbelleğinin performans üzerindeki etkisi bu kadar büyük iken, bugüne kadar daha büyük bir L1 önbellek belleği işlemcilerinde sunmadı. Çok hızlı olan bu bellekler çok pahalıdır. Diğer işlemci üreticileri Intel’i sarsabilecek bir hamle yapamadığından dolayı böyle bir maliyet artırımına da gitmek istememişti. Dolayısı ile Athlon P3’lere göre tam 4 misli büyük önbellek belleği sayesinde çok önemli bir avantaja sahiptir. P2 işlemcilerin tamamı ve coppermine kod adlı seriden önceki bütün P3’ler 512 Kb’lık ve işlemcinin yarı hızında çalışan ayrışık bir L2 önbellek bellek ile donatılmışlardır. Örneğin bir P3-500’de 512 Kb’lık 250 Mhz’te çalışan bir L2 önbellek bellek bulunmaktadır. Athlon işlemcilerin yapısı çok esnektir. 512 Kb’tan tam 16Mb’a kadar L2 önbellek bellekler ile donatılabilir fakat bu direkt olarak da fiyata yansır. İlk satılan bütün athlon işlemcileri 512 Kb’lık L2 önbellek belleklere sahiptirler . Bu belleklerin çalışma hızları ise aynı P3’lerdeki gibi işlemci hızının yarısındadırlar. 800 Mhz civarındaki Athlon’larda ise bu durum biraz daha farklıdır. Bunlarda 512 KB boyutunda L2 önbelleğe sahiptirler fakat bunların L2 önbelleği işlemci hızının yarısından da daha düşük bir hızda çalışmaktadır. Çünkü Athlon’un L2 önbelleğinde eski P3 ve P2’ler gibi ayrışık ve diğer hafıza modülü üreten firmalardan alınmasından dolayıdır. Bu firmalar 300 Mhz üzerinde çalışan hafıza modülü üretmekte zorlanmaktadırlar. Haliyle 800 Mhz hızındaki bir Athlon’da 400 Mhz’lik olması gerekirken, bu hızda çalışan bir hafıza modülü üretilemediğinden elde en hızlısı ne varsa o kullanılmaktadır. Intel bu sebepten L2 önbelleklerini 0.18 mikron temelli işlemcilerinde, işlemci merkezi ile bütünleşik üretmektedir. Böylece artık dışarıdaki firmalardan hafıza modülü alınması sorunu da ortadan kalkmaktadır ve L2 önbelleklerde rahatça 800, 900 Mhz gibi süratlerde çalışabilmektedir. Yakın zamanda AMD’de bütünleşik L2 önbelleğe geçmek için hazırlıklarını sürdürmektedir. Athlon işlemci merkezi gerçekten çok güçlü ve işlemcinin çalışması esnasında veriyle beslenebilmesi çok önemlidir.

L1 önbellekte Athlon işlemcilerin avantajı vardır. Athlon işlemcinin merkezi çalışması esnasında 4 misli büyük L1 önbellek sayesinde daha fazla veriye daha çabuk ulaşabilir. Dolayısı ile L2 önbelleğe de daha az bakmak zorunda kalır. Bu da zaman kazancı olarak karşımıza çıkar. Buna rağmen Intel’de bütünleşik önbellek belleğe AMD’den evvel geçmenin avantajına sahiptir. 1000 Mhz’lik bir P3 işlemcinin merkezi L2 önbellek tarafından 1000 Mhz’lik bir çalışma hızıyla beslenirken, 1000 Mhz’lik bir Athlon 350-400 Mhz’lik bir L2 önbellek bellek ile beslenmek zorunda kalmaktadır.

L2 önbellek belleklerden en fazla veri taşıyabileni yeni 0.18 mikron P3’lerdir. En yakın rakibi olan Celeron’a bile büyük bir üstünlük kurmuş durumdadır. Yeni P3 işlemcilerin hızlı L2 önbelleği işlemci merkezini çok daha hızlı bir şekilde besleyebilir. Bu da direkt olarak performansı çok olumlu şekilde etkiler. Eski P3’lerde L2 önbellek 512 KB fakat bunların bant genişliği çok düşük olduğundan dolayı performans olarak yeni P3’lerin gerisinde kalmaktadırlar. Athlon’un L2 önbellek performansı bu işlemci için yeterli değildir.fakat Athlon işlemcisinin hesaplama kabiliyetinin çok yüksek olduğu biliniyor. Ama Athlon işlemcisi gerekli olan veriye yeterli hızda ulaşamazsa işlemci ne kadar hızlı olursa olsun, tüm performansını gösteremez. Athlon L2 önbelleğe P3’lere göre çok daha az ihtiyaç duyar. Çünkü işlemci bulmak istediği veriyi önce L1 önbellekte arar sonra eğer burada bulamazsa L2 önbelleğe bakar. L1 önbellek Athlon’da P3’ün tam 4 kat büyük olduğundan Athlon’un aradığı veriyi L1 önbelleğinde bulma olasılığını çok daha fazladır.

Her iki işlemcinin de önbellek belleklerde birbirlerine göre üstünlükleri var. Yanlız AMD bu yıl zarfında işlemci ile bütünleşik bir L2 önbellekli Athlon üretince, Intel’in işi gerçektende çok zor olacak.

2.1.1. Komut Önbelleği

AMD Atlon işlemcinin kullanım dışı gerçekleştirme motoru, çok geniş bir 64-K bayt L1 komut önbelleği içermektedir. L1 komut önbelleği bir 64-K bayt, çift yönlü, set birleştirici sıra olarak organize edilmiştir. Komut sırasındaki her bir hat 64 bayt uzunluğundadır. L1 komut önbelleği ile birlikte çalışan işlevler komut yükleri, komut ön yakalama, komut ön kod çözümü ve şube önceden belirlemedir. L1 komut önbelleğinde kaçırılan talepler L2 önbelleğinin arka tarafından veya sonradan taşıyıcı ara yüz birimi (BIU) kullanılarak yerel hafızadan yakalanır.

Komut önbelleği, (bir ön yakalama) 64 bayt’lık bir sonraki ardışık hat ve komutları içeren doğal olarak düzenlenmiş 64 bayt üstünde yakalayışlar yaratır. Program uzaysal yerelliğinin temeli veri yakalamayı çok etkin hale getirmekte olup gerekli verileri okuyan harcanan zamanın miktarından dolayı gerçekleştirme duruşlarını azaltmaktadır. Önbellek hattı değişimi en az son kullanılan (LRU) değişim algoritmasını temel almaktadır.

L1 komut önbelleği, birleşik iki katlı çevrim yana bak tampon (TLB) yapısına sahiptir. İlk seviye TLB tamamıyla birleştirici olup 24 girişi içermektedir (16 adet 4 Kbayt sayfalarını tasarlayan ve 8 adet 2 Mbayt ve 4 Mbayt sayfalarını tasarlayan). İkinci seviye TLB dört yönlü set birleştirici olup 4 Kbayt sayfaları tasarlayan 256 giriş içermektedir.

2.1.2. Veri Önbelleği

L1 veri önbelleği iki 64 bit port içermektedir. LRU değiştirme politikası kullanan yazmaya tahsisli ve geri yazmalı bir önbellektir. Veri önbelleği ve komut önbelleğinin her ikisi de çift yönlü ayar birleşimli ve boyut olarak 64 Kbayt’dır. Her bir bankanın 8 bayt genişliğinde olduğu 8 bankaya bölünmüştür. Ek olarak, bu önbellek MOESI (Modifiye, Hamili, Kapsam, Paylaşımlı ve Geçersiz) önbellek eş evrelilik protokolü ve veri paritesini desteklemektedir.

L1 veri önbelleği birleşik iki seviyeli TLB yapısına sahiptir. Birinci seviye TLB tam olarak birleşik olup 32 giriş (4 Kbayt sayfayı planlayan 24 ve 2 Mbayt veya 4 Mbayt sayfayı planlayan sekiz) içermektedir. İkinci seviye TLB dört yönlü ayar birleşik olup 4 Kbayt sayfalarını planlayabilen 256 girişe sahiptir.

2.1.3. L2 Önbellek Kontrolörü

AMD Athlon işlemci çok esnek bir kart üstü L2 kontrolörüne sahiptir. 8 Mbayt’lık sanayi standart SRAMlere kadar erişim için bağımsız bir arka taraf taşıyıcı kullanmaktadır. Daha büyük boyutlar kısmi bir etiketleme sistemi kullanırken 512 Kbayt önbellek için dolu çip üstü etiketleri bulunmaktadır. Ek olarak, iki seviyeli veri TLB yapısı bulunmaktadır. Birinci seviye TLB tamamıyla birleştirici olup 32 giriş (4 Kbayt sayfayı planlayan 24 ve 2 Mbayt veya 4 Mbayt sayfayı planlayan 8) içermektedir.

3. KOD ÇÖZÜMÜ ÜNİTELERİ

Öncelikle işlemciye herhangi bir yazılım tarafından bir emir gönderildiğinde  bu komut setinin parçalanıp daha basit hallere sokulması gerekir. Buradaki mantık insanoğlunun düşünme sistemine biraz ters düşer. Çünkü aynı anda insan sadece bir işle uğraşabilir. Fakat işlemciler aynı anda birçok işle uğraşabilir. Dolayısı ile karmaşık bir komutu parçalayıp işlemcinin birçok kısmında işletmek çok büyük zaman kazancı getirir. İşte bu noktada işlemcilerin decoding(kod çözme)birimleri devreye girer. P3’te aynı anda 3 komut parçalanabilir fakat P3 aynı anda 3 kompleks kodu çözemez. Athlon’da ise kodun ne derece karışık olup olmadığı önemli değildir. Athlon ayrıca 4’üncü bir kod çözücüyü de gerekirse devreye sokabilir. Yani Athlon işlemcinin kod çözümü üniteleri P3 göre daha gelişmiştir. Buda Athlon işlemcinin merkezinin veriyle daha rahat beslenebileceği anlamındadır. Aşağıdaki resimde Athlon işlemci mimarisini daha yakından görülmektedir.  Athlon’un dal-tahmini, kod çözümü ve L1 önbellek’sini işaretlenmiştir. Böylece bir işlemcinin yapısını da yakından imkanımız olacaktır.

Şekil 3.1: AMD Thunderbird Mikroişlemci İşlem Birimleri

3.1. Ön Kod Çözümü

Ön kod çözümü L1 komut önbelleği dolduğunda başlamaktadır. Ön kod çözümü bilgisi komut önbelleğinin yan tarafında yaratılmakta ve depolanmaktadır. Bu bilgi, değişken uzunluktaki x86 komutları arasındaki sınırları etkin biçimde tanımlamak için, VectorPath erken kod çözümü talimatlarından DirectPath ayırt etmek için ve her bir komutta opkod bayt’ını belirlemek için kullanılmaktadır. Ek olarak, ön kod çözümü mantık, CALL, RETURN ve kısa koşulsuz JMP gibi kod şubelerini fark eder. Bir şube fark edildiğinde, şubenin hedefinde ön kod çözümü başlar.

3.2. Şube Önceden Belirleme

Yakalama mantığı, komut önbelleği ile paralel olarak şube önceden belirleme tablosuna erişimi sağlar ve şube komutlarının yönünü önceden belirlemek için şube önceden belirleme tablosunda depolanan bilgileri kullanır.

AMD Athlon işlemcisi, şubeleri önceden belirleyip hızlandırmak amacıyla bir şube hedef adres tamponu (BTB), bir global geçmiş çift modlu sayaç (GHBC) tablosu ve bir geri dönüş adres yığını (RAS) donanımının kombinasyonlarını çalıştırmaktadır. Önceden belirlenen – alınan şubeler, hedef komuta komut yakalayıcı yeniden yönlendirmek için tek döngülük bir gecikmeye sadece maruz kalmaktadır. Yanlış önceden belirleme durumunda, asgari ceza on döngüdür.

BTB, şubenin önceden belirlenen hedef adresine her bir girişi yakalayan, 2048 girişli bir tablodur.

Ek olarak, AMD Athlon işlemci, yakın veya uzak bir çağrıdan geri dönüş adreslerini önceden belirlemek için 12 girişli bir geri dönüş adres yığını geliştirir. CALL yakalandığından, bir sonraki EIP geri dönüş yığınına itilir. Sonraki RET, yığının en üstüne önceden belirlenmiş bir geri dönüş adresini silmektedir.

3.3. Erken Kod Çözümü

DirectPath ve VectorPath kod çözücüler, MacroOP içine komutların önceden kod çözümünü uygulamaktadır. Bir MacroOP, bir veya daha fazla OP içeren sabit uzunluklu bir komuttur. Erken kod çözücülerin çıktıları tüm (DirectPath ve VectorPath) komutlarını program sırasında tutmaktadırlar. Erken kod çözümü, her bir güzergahtan döngü başına üç MacroOP üretmektedir. Her iki kod çözücünün çıktıları birlikte katmerli hale getirilmiş olup pipelinedaki bir sonraki kademeye, komut kontrol birimi, geçirilmiştir.

Hedef 16 bayt komut penceresi komut önbelleğinden elde edildiğinde, ön kod çözümü verisi hangi tip temel kod çözümünün DirectPath ve VectorPath oluşturduğunu belirlemek için incelenmiştir.

3.4. DirectPath Kod Çözücü

DirectPath komutlarının kodları, bir MacroOP içine ve sonuçta son yayınlama kademesindeki bir veya iki OP içine doğrudan çözülebilir. Bir DirectPath komutu, bir veya iki OP içine daha ileri bir şekilde kod çözülebilecek x86 komutları ile sınırlıdır. x86 komutunun uzunluğu DirectPath komutlarını belirlemez. Azami üç DirectPath x86 komutu verilmiş düzenli bir 8 bayt blok işgal edebilir. Bu yüzden, en fazla altı DirectPath x86 komutu DirectPath kod çözüm pipelinenın içine geçebilir.

3.5. VectorPath Kod Çözücü

İki veya daha fazla MacroOP’i gerekli kılan olağandışı x86 komutları VectorPath pipelinedan aşağı doğru devam etmektedir. MacroOPlerin sekansı MROM olarak da bilinen bir çip üstü ROM tarafından üretilmiştir. VectorPath kod çözücü döngü başına en fazla üç MacroOP üretebilir. Bir VectorPath komutunun kodunu çözmek, bir DirectPath komutunun eşzamanlı kod çözümünden koruyabilir.

4. KOMUT KONTROL BİRİMİ (ICU, INSTRUCTION CONTROL UNIT)

Komut kontrol birimi (ICU), AMD Athlon işlemcisi için bir kontrol merkezidir. ICU aşağıdaki kaynakları kontrol etmektedir – merkezi uçuş dahili yeniden sıralanmış tampon, digit planlayıcısı ve kayar-nokta planlayıcısı. Dönüşte, ICU aşağıdaki fonksiyonlardan sorumludur – MacroOP gönderimi, MacroOP geri çekilmesi, kayıt ve bayrak bağımlı çözüm ve yeniden adlandırma, gerçekleştirme kaynak yönetimi, kesintiler, muafiyetler ve şube yanlış önceden belirlemeler.

ICU, erken kod çözücülerden döngü başına üç MacroOP almakta olup bunları merkezleştirilmiş, sabit yayın yeniden sıralanmış tampona yerleştirmektedir. Bu tampon her birinde üç MacroOP bulunan 24 hat dahiline organize edilmiştir. Yeniden sıralanmış tampon, azami komut işleme süresi için (digit veya kayar-nokta olsun veya olmasın) en fazla 72 uçuştaki MacroOP’i ICU’nun izlemesi ve gözlemlemesine izin veriri. ICU eşzamanlı olarak, OP şeklinde son kod çözümü, yayınlama ve  gerçekleştirme için yeniden sıralanmış tampondan hem digit hemde kayar-nokta planlayıcılarına çoklu MacroOP gönderebilir. Ek olarak, ICU muafiyetleri işleme alabilir ve MacroOPlerin geri çekilmesini yönetir.

5. INTEGER GERÇEKLEŞTİRME BİRİMİ (IEU, INTEGER EXECUTION UNIT)

Digit gerçekleştirme pipeline üç kendine has pipedan oluşmaktadır – 0, 1 ve 2. Her bir digit pipe bir digit gerçekleştirme birimi (IEU) ve bir adres oluşturma biriminden (AGU) oluşmaktadır. Digit gerçekleştirme pipeline, sayfa 205’deki Şekil 2 dahilinde gösterildiği şekilde, ICU’daki üç MacroOP gönderim pipeına karşılık gelmesi için organize edilmiştir. MacroOP programlayıcılarda OPlere bölünmüştür. OP, işlemcileri ya kayıt dosyasından veya sonuç taşıyıcılarından mevcut olduğunda yayınlanır.

Şekil 5.1: Integer Gerçekleştirme Birimi

Opler, işlemcileri mevcut olduğunda gerçekleştirilir. Tek bir MacroOP’den OPler kullanım dışı olarak gerçekleştirilebilir. Ek olarak, özel bir digit pipe aynı zamanda değişik MacroOPlerden iki OP (IEU dahilinde bir ve AGU dahilinde bir) gerçekleştirilebilir.

Üç IEU’nun her biri, her birinin mantık işlevini, aritmetik işlevi, koşullu işlevleri, bölünüm kademe işlevlerini, statü bayrak katmerleme ve şube çözünürlüklerini gerçekleştirildiği genel amaçlıdır. AGUlar yükler, depolar ve LEAlar için mantıksal adresleri hesaplamaktadır. Bir yük veya depolama birimi L1 veri önbelleğinden/önbelleğine verileri okumakta/yazmaktadır. Digit programlayıcı, verilen bir MacroOP için mevcut OPler gerçekleştirildiğinde ICU’a tamamlama statüsünü göndermektedir.

Tüm digit işlemleri, çarpanların muafiyeti ile üç IEU’nun herhangi biri dahilinde muamele edilebilir. Çarpanlar, pipe 0’da pipelinena eklenmiş olan bir pipeline çekilmiş çarpan vasıtası ile muamele edilmektedir. Bakınız sayfa 205 Şekil 2. Çarpanlar sürekli olarak digit pipe 0’a yayınlamakta olup yayın mantığı, uygun zamanda yayınlamaktan OPlerin çarpılmamasını engelleyerek 0 ve 1 digit pipelarında çarpan için sonuç taşıyıcı baloncukları yaratmaktadır.

5.1. Integer Planlayıcı

Digit planlayıcı, üç digit gerçekleştirme konumu veya pipelarını besleyen üç geniş sıralama sistemini (bir rezervasyon istasyonu olarak da bilinen) temel almaktadır. Rezervasyon istasyonları, 18 digit MacroOP’lik toplam bir sırlama sistemi için altı giriş derinliğindedir. Her bir rezervasyon istasyonu MacroOPleri digitlara bölmekte olup istenildiği şekilde oluşturma OPlerine göndermektedir.

6. KAYAR-NOKTA GERÇEKLEŞTİRME BİRİMİ

Kayar-nokta gerçekleştirme birimi (FPU), veri güzergahına ek olarak kendine has kullanım dışı kontrolüne sahip bir yardımcı işlemci olarak geliştirilmiştir. FPU x87 komutları için tüm kayıt işlemleri, tüm 3DNow! İşlemleri ve tüm MMX işlemlerini ele almaktadır. FPU, bir yığın yeniden adlandırma birimi, bir kayıt yeniden adlandırma birimi, bir programlayıcı, bir kayıt dosyası ve üç paralel gerçekleştirme biriminden oluşmaktadır. Şekil 3, FPU boyunca veri akışının bir blok diyagramını göstermektedir.

Şekil 6.1: Kayar-Nokta Gerçekleştirme Birimi

Şekil 3 dahilinde gösterildiği şekilde, kayar-nokta mantığı superscalar x87, 3DNow! ve MMX işlemleri için pipelar veya üç ayrı gerçekleştirme konumunu kullanmaktadır. Üç pipe’ın ilki genelde ekleyici pipe (FADD) olarak bilinmekte olup 3DNow! eki, MMX ALU/dönüştürücüsü ve kayar-nokta ek gerçekleştirme birimlerini içermektedir. İkinci pipe çarpan (FMUL) olarak bilinmektedir. 3DNow!/MMX çarpanı/çift yönlü birim ve bir MMX ALU ve bir kayar-nokta çarpanı/böleni/kare kök biriminden oluşmaktadır. Üçüncü pipe, VectorPath sekanslarında kullanılan pek çok OP primitifleri ile kayar-nokta sabit yükleri (FLDZ, FLDPI, vs.), depolar, FLID ile ilgilenen kayar-nokta yük/depo (FSTORE) olarak bilinmektedir.

6.1. Kayar-nokta Programlayıcısı

AMD Athlon işlemci kayar-nokta mantığı, yüksek performanslı, tamamıyla pipeline döşenmiş, superscalar, kullanım dışı gerçekleştirme birimidir. Döngü başına üç x87 kayar-nokta, 3DNow! Veya MMX işlemlerinin karışımının herhangi birinin MacroOP’ini kabul etme yeteneğine haizdir.

Kayar-nokta programlayıcısı kayıt yeniden adlandırması ile ilgilenmekte olup her birinin üç MacroOP’nin 12 hattı olarak organize edilmiş bir tahsis edilmiş 36 girişli programlayıcı tamponuna sahiptir. Aynı zamanda, OP yayını ve kullanım dışı gerçekleştirmeyi de işlemektedir. Floating-point programlayıcısı bir MacroOP’i geri çekmek için, FCOMI komutundan sonuçları karşılaştırmayı yönetmek için ve bir şube yanlış önceden belirlemeden sonuçları geri almak için ICU ile iletişime geçmektedir.

7. YÜK – DEPOLAMA BİRİMİ (LSU)

Yük depolama birimi (LSU), veri yükünü ve L1 veri önbelleğine ve eğer gerekli görülürse, L2 önbelleknin arka kısmına veya sistem hafızasına depo erişimini yönetmektedir. 44 girişli LSU, hem digit programlayıcısına hem de kayar-nokta programlayıcısına bir veri ara yüzü sağlamaktadır. İki sıradan oluşmaktadır – L1 önbellek yükü ve depo erişimi için bir 12 girişli sıra ve L2 önbellek veya sistem hafıza yükü ve depo erişimi için bir 32 girişli sıra. 12 girişli sıra, döngü başına azami iki L1 önbellek yükü ve iki L1 önbellek (32 bit) depo talep edebilir. 32 girişli sıra etkin olarak, 12 girişli sıra vasıtasıyla L1 önbellek sondasında kaçırılan talepleri tutmaktadır. Son olarak, LSU mimari yükler ve depo sıralama kurallarının saklanmasını sağlamaktadır (x86 mimari uyumluluk için bir şart).

Şekil 7.1: LSU Birimi

8. AMD ATHLON SİSTEM TAŞIYICISI

AMD Athlon sistem taşıyıcısı, bir çift tek yönlü 13 bit adres ve kontrol kanalları ve bir çift yönlü 64 bit veri taşıyıcısından oluşan yüksek hızlı bir taşıyıcıdır. AMD Athlon sistem taşıyıcısı, düşük gerilim sallanımını, çoklu işlemi, saat ileri alma ve hızlı veri transferlerini desteklemektedir. Saat ileri alma tekniği, referans saatinin her iki köşesi üstünde veri teslimatı için kullanılmakta olup, bu yüzden, transfer hızını ikiye katlamaktadır. Dört girişli 64 bayt yazma tamponu BIU’a entegre edilmiştir. Yazma tamponu, tek bir büyük yazma döngüsüne çok yazımları birleştirerek taşıyıcı faydalanımını geliştirmektedir. AMD Athlon sistem taşıyıcısını kullanarak, AMD Athlon işlemcisi, saniyede 1.6 Gbayt’lık bir etkin veri işleme süresi üreten 200 MHz’de 64 bit veri taşıyıcı üstünde veri transfer edebilir.

8.1. Dallanma tahmini

İşlemcilerde  tahminde bulunabilirler. İşlemcilerde dal tahmini tekniğini kullanarak büyük miktarlarda performans artışı sağlayabilmektedir. Örneğin işlemcinin belli benzer uygulamalarda hep yaptığı aynı rutin işler vardır. Bu noktada dal tahmini devreye girer. İşlemci belli register’larında (yazmaç) çeşitli işleri tutar. Daha önce yaptığı belli bir uygulamaya benzer bir program çalıştığı anda herhangi bir hesaplamasının sonucu için bu yazmaçlarına bakmaktadır. Eğer buna uygun bir tahmin girişi varsa o hesabın sonucu için bir tahmin yapar ve çalışmasına devam eder. Bu esnada hesapta hala işlenmektedir. Böylece bir hesabın sonucu ile başka bir hesap başlayacaksa sonraki işlem beklemeden işlenebilir. Bu esnada önceki hesap bitip sonucu ortaya çıkınca yapılan tahmin ile karşılaştırılır ve tahmin doğru ise önemli derecede zamandan tasarruf edilmiş olur. İşlemci yanılmışsa tahmin edilerek yapılmış işler silinir ve kalındığı yerden tekrar hesaplanmaya başlanır. Tahmin hadisesinin tutarlılığı, tahmin etmenin gerektiği yerde gerekli kayıt, tecrübe işlemcinin yazmaçlarında varsa %90-95 gibi başarı oranları elde edilebilir. Dolayısı ile dal tahmini çok önemli bir konudur. Ne kadar çok dal girişi varsa işlemcide o derece doğru tahminlerde bulunabilir. P3 kendi yazmaçlarında 512 adet dal tahmin girişi tutabilirken Athlon tam 2048 adet tutabilir. AMD dal tahmininde de Intel’e önemli derecede bir üstünlük sağlamıştır.

8.2. FPU üniteleri

AMD’nin Athlon’dan önceki bütün işlemcileri çok eleştirildi. Bunun sebebi FPU’dur. FPU’nun açılımı kayar-nokta unit(kayan nokta birimi)’dir. Bugün 3D oyunlar 3dmax gibi uygulamalar hep işlemciler üzerinde bu kısma yüklenirler çünkü bu uygulamalar ağırlıklı olarak kayan nokta hesaplamalarından oluşmaktadır. Dolayısı ile bir işlemcinin FPU birimi ne kadar güçlü ve hızlı olursa 3D uygulamalarda da o derece iyi bir performansa sahip olur. Athlon’dan önceki işlemcilerin eleştirilme sebebi K6’ların zayıf FPU birimleri idi. Hatta AMD’nin 3dnow! Teknolojisi, Intel’in yaptığı gibi ek yazmaçlardan oluşan ve K6’ların zayıf FPU birimini desteklemek için üretilmişti. Fakat bu avantajdan faydalanabilmek için uygulmanın 3dnow için uyarlanması gerekmekteydi. Yazılım üreticileri bu uygulama destekli programlar çıkarmayı düşünmediği için bu teknoloji destek göremedi. Fakat durum Athlon’un çıkması ile tamamen tersine döndü. Athlon’un FPU birimleri en az Intel’inkiler kadar güçlüdür ve avantajları da vardır.Athlon’un 3 adet FPU ve Integer birimi vardır, P3’ün ise sadece 1FPU ve 2 adet Integer birimi vardır.

8.3. Pipeline ve Uygulama Birimi

AMD Athlon™ işlemcisi, birbirinden bağımsız iki uygulama pipeline içerir. Bu pipeline’lardan birisi tam sayı işlemleri, diğeri ise floating- point işlemleri içindir. Tam sayı pipeline’ı x86 tam sayı işlemlerini idare ederken, floating-point pipeline’ı x87, 3DNow™ ve MMX ™ talimatlarının hepsini idare eder. Bu ek, bu iki pipeline’nın işleyişini ve fonksiyonelliğini tarif edecektir.

8.4. Komut Alma ve Çözümleme Pipeline Aşamaları

Şekil 5 ve Şekil 6, AMD Athlon İşlemcisinin komut alma ve çözümleme pipeline aşamalarını göstermektedir. Pipeline, komut alma işlemi için oluşan bir döngüden ve komutları düzenleme ve çözümleme için oluşan dört döngüden meydana gelir. Aşama 5’deki 3 port, komut kontrol ünitesine (ICU) iletmek için, döngü başına maksimum bant genişliğinin üç MakroOP olmasını sağlar.

Şekil 8.1: Komut Alma / Tarama / Align / Çözümleme Pipeline Donanımı

En yaygın x86 komutlarının akışı, DirectPath pipeline aşamalarından geçer ve donanımlar tarafından çözümlenir. Mikrokod desteği gerektiren daha aza yaygın olan komutlar ise VectorPath üzerinden akar. DirectPath, her ne kadar yaygın x86 komutlarını çözümlese de, döngü 5’in sonundaki komut gönderme sırasını korumasını sağlayacak olan VectorPath komut bilgisini de barındırır.

Şekil 8.2: Komut Alma / Tarama / Align / Çözümleme Pipeline Aşamaları

Döngü 1- KOMUT ALMA

KOMUT ALMA pipeline aşaması, işlemci   ön belleklerinden ya da sistem hafızasından alınacak olan bir sonraki x86 komut penceresinin adresini hesaplar.

Döngü 2- TARAMA

ARAMA işlemi, komutların başlangıç ve bitiş TARAMA işlemi, ALIGN1 (DÜZENLEME1) işlemine altı taneye kadar düzenlenmiş komut ( DirectPath ve VectorPath) gönderebilir. Ayrıca mikrokod motoruna (MENG), döngü başına bir tane VectorPath komutu iletebilir.

Döngü 3 (DirectPath) – ALIGN1

Her 8-bit yastık bellek (quadword sıralaması) üç taneye kadar komut içerebileceğinden, ALIGN1 maksimum dokuz tane komuta, yada 24 komut biti kadar yastık belleğe kayıt edebilir. ALIGN1, döngü başına bir 8-bit yastık bellekten üç tane komutu ALIGN2’ye göndermeye çalışır.

Döngü 3 (VectorPath) –MECTL

Pipeline mikrokod motoru kontrolü (MECTL) aşaması, VectorPath komutları için mikrokod giriş noktaları oluşturur.

Döngü 4 (DirectPath) – ALIGN2    

ALIGN2, önek bitleri öncelik sırasına koyar, her komut için opcode’u, ModR/M ve SIB bitlerini belirler ve biriktirilen önek bilgileri EDEC işlemine yollar.

Döngü 4 (VectorPath) – MEROM

Mikrokod motoru ROM (MEROM) pipeline aşamasında, bir önceki MECTL döngüsünde oluşturulan giriş noktası MROM işleminin içine kaydedilip, TARAMA tarafından gönderilen komutları çözümleme için gerekli mikrokod çizgilerini elde etmek için kullanılır.

Döngü 5 (DirectPath) – EDEC 

Erken çözümleme (EDEC) aşaması, DirectPath aşamasından (ALIGN2) ve VectorPath aşamasından (MEROM) gelen bilgileri MacroOP’lara çözümler. Ek olarak EDEC, kayıt göstergelerini, flag güncellemelerini, acil değerleri, displacementları ve diğer bilgileri belirler. Bu işlemden sonra EDEC, komut çözümleyicisi aşamasına (IDEC) göndermek için DirectPath’den yada VectorPath’den alınan MacroOP’ların arasından seçim yapar.

Döngü 5 (VectorPath) –MEDEC / MESEQ 

Mikrokod motoru çözümlemesi aşaması (MEDEC) x86 komutları MacroOP’lara çevirir. Mikrokod motoru sıralayıcısı (MESEQ) ise MENG için sıralama kontrollerini (yeniden yönlendirmeler ve dışarıda bırakılanlar) gerçekleştirir.

Döngü 6– IDEC/Yeniden İsimlendirme Komut çözümleyicisi

(IDEC)/yeniden isimlendirme aşamasında, tamsayı ve floating-point MacroOP’ları pipeline içinde birbirinden ayrılır. Tamsayı MacroOP’ları bir sonraki döngünün içinde uygulamaya konmak için programlanır. Floating-point MacroOP’larının, kayıtlara bağlantılı kendi floating-point yığın operatörleri bulunmaktadır. Floating-point ve tamsayı MacroOP’larının tamamı, ICU biriminin içine yerleştirilir.

8.5. Integer Pipeline Aşamaları 

Tamsayı uygulama pipeline’ı, programlama ve uygulama işlemleri için dört yada daha fazla aşamadan meydana gelir ve eğer gerek duyulursa işlemci ön belleklerindeki ve sistem hafızasındaki bilgilere erişimi gerektirir. Üç IEU ile bağlantılı olan üç tamsayı pipe’ı vardır.

Şekil 8.3: Tamsayı Uygulama Pipeline’ı

Şekil 7 ve Şekil 8, ilerideki bölümlerde anlatılacak olan tamsayı uygulama kaynaklarını ve pipeline aşamalarını göstermektedir.

Şekil 8.4: Tamsayı Pipeline Aşamaları

Döngü 7 – SCHED

Programlayıcı pipeline aşamasında (SCHED), programlayıcı yastık bellekler, ICU yada IEU sonuç veriyolularından tamsayı operatörleri bekleyen MacroOP’lara sahip olabilirler.Bütün operatörler alındığı zaman,  SCHED MacroOP’u uygulama için programlar ve OP’ları bir sonraki aşama olan EXEC işlemine dağıtır.

Döngü 8 – EXEC

Uygulama pipeline aşamasında (EXEC), OP ve ona bağlantılı  operatörler bir tamsayı pipe’ı tarafından işlenir.( IEU yada AGU) Eğer adreslerin, işlemi tamamlamak için gerekli verilere ulaşılması için hesaplanmaları gerekiyorsa, OP bir sonraki aşamalara ilerler; ADDGEN ve DCACC.

Döngü 9 – ADDGEN

Adres oluşturma pipeline aşamasında (ADDGEN), taşınan yada depolanmış Op, veri ön bellek TLB’lerine ve ön belleğe yollanmak üzere bir lineer adres hesaplar.

Döngü 10 – DCACC 

Veri ön bellek erişim pipeline aşamasında (DCACC), bir önceki aşamada oluşturulan adres, bilgi ön bellek düzenlerine ve TLB’lere erişim için kullanılır. Bu veri için programlayıcıda bekleyen herhangi bir OP veriye katılır ve EXEC aşamasına ilerler. (bütün diğer operatörlerin uygun olduğu varsayılarak.)

Döngü 11 – RESP

Cevap pipeline aşamasında veri ön belleği, veri durumunu ve doğruluk/yanlışlık durumunu DCACC işleminden istek yapmak için yanıt verir.

8.6. Floating-Point Pipeline Aşamaları

Floating-point ünitesi (FPU), veri yoluna ek olarak kendi hata ve bozulma kontrol mekanizması olan bir ek işlemci olarak oluşturulmuştur. FPU, x87 komutlarının bütün kayıt işlemleri ile bütün 3DNow! ve MMX işlemlerini idare eder. FPU, bir istif yeniden isimlendirme ünitesi, bir kayıt yeniden isimlendirme ünitesi, bir programlayıcı, bir kayıt dosyası ve üç paralel uygulama ünitesinden meydana gelir. Şekil 9, FPU üzerinden yapılan veri akışının blok diyagramını göstermektedir.

Şekil 8.5: Floating-Point Ünitesi Blok Diyagramı

Floating-point pipeline aşamalarından 7-15, Şekil 10’da gösterilmektedir. Floating-point pipe ile Tamsayı pipe ayrımının Döngü 7’de olduğunun not dilmesi gerekmektedir.

Şekil 8.6: Floating-Point Pipeline Aşamalar

Döngü 7 – STKREN

Döngü 7’deki istif yeniden isimlendirme pipeline aşaması (STKREN), IDEC işleminden  üç taneye kadar MacroOP alır ve istif bağlantılı kayıt etiketlerini sanal kayıt etiketlerine uygun olarak planlar.

Döngü 8 – REGREN

Döngü 8’deki kayıt yeniden isimlendirme pipeline aşaması (REGREN), kayıtların yeniden isimlendirilmesinden sorumludur. Bu aşamada sanal kayıt etiketleri, fiziksel kayıt etiketlerine uygun olarak dönüştürülür. Benzer olarak her hedef, yeni bir fiziksel kayıta atanır. Daha sonra MacroOP’lar 36-girişli FPU programlayıcısına gönderilir.

Döngü 9 – SCHEDW

Döngü 9’daki programlayıcı yazım pipeline aşaması (SCHEDW), döngü başına üçe kadar MacroOP kabul edebilir.

Döngü 10 – SCHED

Döngü 10’daki programlama pipeline aşaması (SCHED); FREG pipeline aşamasına, kayıt operatörlerini okuması için 36-girişli FPU programlayıcısından döngü başına üç taneye kadar MacroOP programlar. MacroOP’lar, operatörleri  ve/veya etiketleri elde edildikten sonra iletilir.

Döngü 11 – FREG

Kayıt dosyası okuma pipeline aşaması (FREG), MacroOP’ların herhangi bir kayıt kaynak operatörünün floating-point kayıt dosyasını okur. Kayıt dosyası okunma işlemi, MacroOP’ların floating-point uygulama pipeline’larına yollanmasından önce tamamlanır.

Döngü 12-15 – Floating-Point Uygulaması(FEXEC 1-4)

FPU, üç mantıksal pipe sistemine sahiptir; FADD, FMUL ve FSTORE. Her üç pipe sistemi de birbiri ile bağlantılı birkaç uygulama ünitesine sahip olabilir. MMX uygulaması, FADD ve FMUL pipe sistemlerinin içindedir, fakat çarpanları kapsayan MMX komutları tamamen FMUL pipe sistemi ile sınırlandırılmıştır. FMUL pipe sistemi, uzun bekleme gerektiren işlemleri özel olarak destekler.

DirectPath/VectorPath işlemleri FPU ünitesine döngü 6 sırasında yollanır, fakat döngü 7’deki ICU biriminden onay alana kadar işleme alınmazlar.

8.7. Execution Unit Kaynakları

Uygulama üniteleri iki çeşit kayıt değeri ile işlem yaparlar, operatörler ve sonuçlar. Bu bölümde açıklanacağı gibi üç operatör türü ve iki sonuç türü bulunmaktadır. Operatörler Üç tür operatör aşağıda belirtilmiştir:

  • Adres kayıt operatörleri–yükleme ve depolama komutları için adres hesaplamalarında kullanılır.

  • Veri kayıt operatörleri – Kayıt komutları için kullanılır.

  • Depolanmış veri  kayıt Operatörleri- Hafıza depolaması için kullanılır.

Sonuçlar İki tür sonuç aşağıda belirtilmiştir:

  • Veri kayıt sonuçları – Yükleme veya kayıt komutları tarafından üretilirler.

  • Adres kayıt sonuçları – LEA yada PUSH komutları tarafından üretilirler.

Örnekler Aşağıdaki  örnekler operatör ve sonuç   tanımlarını açıklamaktadır.

ADD         EAX,   EBX

ADD komutu iki veri kayıt operatörüne (EAX ve EBX) ve bir veri kayıt sonucuna (EAX) sahiptir.

MOV        EBX, [ ESP+4*ECX+8]            ;Load

Load komutu,  iki adres kayıt operatörüne (Sırasıyla, taban olarak ESP ve ECX ve indeks kayıtları.) ve bir veri kayıt sonucuna (EBX) sahiptir.

mOV        [ESP+4*ECX+8], EAX            ;Store

Store komutu bir veri kayıt operatörüne (EAX) ve iki adres kayıt operatörüne (Sırasıyla, taban olarak ESP ve ECX ve indeks kayıtları.) sahiptir.

LEA          ESI, [ESP+4*ECX+8]

LEA komutu adres kayıt operatörlerine (Sırasıyla, taban olarak ESP ve ECX ve indeks kayıtları) ve bir adres kayıt sonucuna (ESI) sahiptir.

8.8. Integer Pipeline İşlemleri

Tablo 5 Tamsayı pipeline’ı tarafından idare edilen işlemlerin türlerini veya kategorilerini göstermektedir. Tablo 6’da çözümleme türlerinin örnekleri bulunmaktadır.

8.8.1. Tamsayı Pipeline İşlem Türleri

Kategori Uygulama Ünitesi
Tamsayı Hafıza Yükleme ve Depolama İşlemleri L/S
Adres Üretim Operasyonları AGU
Tamsayı Uygulama Ünitesi Operasyonları IEU
Tamsayı Çarpım İşlemleri IMUL

8.8.2. Tamsayı Çözümleme Türleri

x86 Komutları Çözümleme Türü OPs
MOV  CX, [SP+4] DirectPath AGU, L/S
ADD   AX,BX DirectPath IEU
CMP   CX,[AX] VectorPath AGU,L/S,IEU
JZ    Addr DirectPath IEU

Yukarıda gösterildiği gibi, MOV komutu DirectPath Çözümleyicisinde erken olarak çözümlenir ve iki OP’a ihtiyaç duyar – dolaylı adres için bir adres üretim operasyonu ve hafızadan bir kayıta veri yüklemesi. ADD komutu DirectPath çözümleyicisinde erken olarak çözümlenir ve üç IEU biriminin herhangi birisinde uygulanabilen tek bir OP gerektirir. CMP komutu VectorPath çözümleyicisinde erken olarak çözümlenir ve üç OP’a ihtiyaç duyar – dolaylı adres için bir adres üretim operasyonu, hafızadan veri yüklemesi ve IEU birimini kullanarak CX ile yapılan bir karşılaştırma. Son JZ komutu DirectPath çözümleyicisinde erken olarak çözümlenen basit bir operasyondur ve tek bir OP gerektirir. Bu tabloda gösterilmemiş olan load-op-store komutu vardır ve sadece bir tane MacroOP’a dönüştürülür.( bir AGU OP,Bir IEU OP ve bir L/S OP)

8.9. Floating-Point Pipeline İşlemleri

Floating-point uygulama üniteleri tarafından idare edilen işlemlerin türlerini veya kategorilerini göstermektedir. Tablo 6’da çözümleme türlerinin örnekleri bulunmaktadır.

8.9.1. Floating-Point Pipeline İşlem Türleri

Kategori Uygulama Ünitesi
FPU/3DNow!/MMX yükleme/depolama veya Çeşitli İşlemler FSTORE
FPU/3DNow!/MMX Çarpım İşlemleri FMUL
FPU/3DNow!/MMX Aritmetik İşlemleri FADD

8.9.2. Floating-Point Çözümleme Türleri

x86 komutları Çözümleme Türü OPs
FADD     ST,ST(i) DirectPath FADD
FSIN VectorPath various
PFACC DirectPath FADD
PFRSQRT DirectPath FMUL

FADD kayıttan kayıta komutu floating-point programlayıcısına hedeflenmiş bir tek MacroOP üretir. Daha yaygın floating-point komutlarıyla karşılaştırıldığı zaman uzun uygulama zamanlı kompleks bir komut olduğu için FSIN bir VectorPath komutu olarak değerlendirilir. MMX PFACC komutu DirectPath tarafından çözümlenebilir ve floating-point mantığında aritmetik işlem uygulama pipeline’ına hedeflenmiş tek bir MacroOP üretir. PFACC komutuna oldukça benzeyen bir şekilde, 3DNow! için PFRSQRT komutu ile tek bir MacroOP erken olarak çözümlenir fakat çarpım işlemi uygulama pipeline’ına hedeflenir.

8.10. Yükleme/Depolama Pipeline İşlemleri

AMD Athlon işlemcisi, basit yükleme/depolama işlemlerini hafızaya gönderen herhangi bir komutu çözümleyebilir. Örnek olarak, aşağıdaki kod örneğini ele alalım:

MOV

AX,[EBX]

;1 load MacroOP

PUSH

EAX

;1 store MacroOP

POP

EAX

;1 load MacroOP

ADD

[EAX],EBX

;1 load/store and 1 IEU MacroOPs

FSTP

[EAX]

;1 store MacroOP

MOVQ

[EAX],MMO

;1 store MacroOP

Yükleme/Depolama ünitesi (LSU), üç aşamalı veri ön bellek aramasından meydana gelir.

8.10.11. Yükleme/Depolama Ünitesi Aşamaları

Aşama 1 (Döngü 8) Aşama2 (Döngü 9) Aşama3 (Döngü 10)
Adres Hesaplaması / LS1 Tarama Adresin Veri Ön Belleğine Taşınması Veri Ön Bellek Erişimi / LS2 Veri İlerlemesi

Yükler ve Depolanan bilgiler, ilk olarak bir düzen içinde LS1 adı verilen 12-girişli derin rezervasyon sırasına gönderilir. LS1 , ön bellek alt sistemine girmek için bekleyen yükleri ve depolanan bilgileri tutar. LS1 tarafından veri ön belleğinin program sırası açısından araştırılması gereklidir ve  yükler ve depolanan bilgiler, LS1 girişinde program sırasına göre gönderilmek üzere tahsis edilirler. AGU üniteleri adresleri program sırasına bağlı olarak hesaplayabilirler, bu nedenle LS1 adres yeniden düzenleme tamponu olara iş görür.

Bir yük yada depolanan bilgi LS1 sırasından taranarak çıkartıldığı zaman (aşama 1), LS1 sırasından dışarı alınıp veri ön bellek araştırma pipeline’ının içine koyulur (aşama 2 ve aşama 3). Veri ön belleğine erişim için döngü başına ikiye kadar  hafıza işlemi  programlanabilir ( LS1’den taranarak çıkartılmış). LSU ünitesi aşağıdaki işlemleri idare edebilir:

  • Döngü başına iki 64-bit yük yada

  • Döngü başına bir 64-bit yük ve bir 64-bit depolanan bilgi yada

  • Döngü başına iki 32-bit depolanan yük

  • Kod Örnekleme Analizi

Tablo 8 ve Tablo 9’daki örnekler, çözümleme kısıtlamalarının, bağımlılıklarının ve uygulama kaynak kısıtlamalarının fonksiyonu olarak birkaç komut serisinin uygulama davranış şekillerini göstermektedir.

Bu örnek tablolarda; x86 komutları, bir tamsayı uygulama pipeline’ı içindeki çözümleme pipe’ı, çözümleme türü, saat sayacı ve işlemcinin içinde gerçekleşen olayların bir tarifi gösterilmektedir. Çözümleme pipe’ı, kullanılan özel IEU ünitesini vermektedir. Çözümleme türü VectorPath (VP) yada DirectPath (DP) olarak belirtilmiştir.

Aşağıdaki bilimsel adlandırma, belirli bir işlemin şu anki konumunu tarif etmek için kullanılmaktadır:

  • D-Yollama aşaması (ICU,rezervasyon istasyonu veya yükleme-depolama sırası (LS1) içinde tahsis edilmek.)

  • I-Dağıtım aşaması (AGU yada FU uygulaması için programlama işlemi)

  • E- Tamsayı Uygulama Ünitesi (IEU sayısı, çözümleme pipe’ına uygun olmalı)

  • &- Adres üretim Ünitesi ( AGU sayısı, çözümleme pipe’ına uygun olmalı)

  • M- Çarpan Uygulaması

  • S-Yükleme/Depolama pipe aşaması 1 (Yükleme/Depolama pipe’ı için programlama işlemi)

  • A-Yükleme/Depolama pipe aşaması 2 (Veri ön belleği/LS2 tampon erişiminin birinci aşaması)

  • $-Yükleme/Depolama pipe aşaması 3 (Veri ön belleği/LS2 tampon erişiminin ikinci aşaması)

8.11. Enhanced 3dnow!

İşlemcinin  rutin işleri arasında hep tekrarlanan bazı aynı hesaplamalar vardır. Bu hesaplamalar aynı zamandan birden çok veriyi işleyebilir. Dolayısı ile birçok veri aynı anda aynı tür hesaplanmaya ihtiyaç duymaktadır.  SIMD açılımı Single Instruction Multiple Data’dır. Bu uygulama/işleme birçok komut olarak çevrilebilir. Bunun için işlemcinin işleyeceği verinin uygun SIMD girişine yazmaçlarında sahip olması gerekir.

3dnow! K6-2 ile tanıtılmıştır. MMX pentium MMX işlemciler ile, SSE ise P3 işlemciler ile tanıtılmıştır. Hepsinin amacı performans artışı sağlamaktır. MMX bu noktada 3D oyunlarda çok bir performans kazancı sağlayamadı çünkü FPU birimleri bu desteği içermiyordu. SSE bu konuda çok başarılı oldu fakat gene uygulamanın kendisi için optimize edilmiş olması koşuluyla. AMD Athlon’da 3dnow! ile tanıttığı 21 adet komuta 24 adet yeni komut daha ekledi. Bunların çoğu önbellek bellek ve işlemci üzerindeki veri akışını optimize etmeyi amaçlamaktadır. MP3 ve dolby digital decoding (dvd’leri çözmeye yardım amaçlı) kod çözümü evrelerine yardım etmeye yaramaktadır. Fakat Enhanced 3dnow!’dan 3d oyunlarda çok ekstra bir performans beklenmemelidir.İşlemcilerin özelliklerinin karşılaştırıldığı tabloda gerek Enhanced 3dnow’ın gerekse SSE’nin özellikleri görülebilir.

9. AMD THUNDERBIRD MİKROİŞLEMCİSİNİN PAKETLENMESİ

AMD – 751 492 pinli, 35 mm plastik ızgara rafı dahilinde paketlenmiştir (PBGA).

Şekil 9.1: AMD Thunderbird Mikroişlemci İçin Kullanılan Soket A
Şekil 9.2: AMD Thunderbird Mikroişlemcinin pin detayı
Şekil 9.3: AMD Thunderbird Mikroişlemcinin Etiketlenmesi

 

 

Bir Cevap Yazın